

PAT-NO: JP403221922A

DOCUMENT-IDENTIFIER: JP 03221922 A

TITLE: PRODUCTION OF DISPLAY DEVICE

PUBN-DATE: September 30, 1991

INVENTOR-INFORMATION:

NAME

HATANO, YUICHI

ITO, EIJI

KASAI, HAYAJI

ASSIGNEE-INFORMATION:

NAME

JECO CO LTD

COUNTRY

N/A

APPL-NO: JP02016087

APPL-DATE: January 29, 1990

INT-CL (IPC): G02F001/1345, G02F001/1333

US-CL-CURRENT: 438/322

ABSTRACT:

PURPOSE: To ensure the selective formation of conductor wirings only on wiring patterns by forming the films of the conductor wirings of a driving circuit part to be formed on a transparent substrate by doping an oxide metal and noble metal thereto and patterning the film, then subjecting the film

to
electroless plating.

CONSTITUTION: A common electrode 2a and wiring patterns 2b to 2d consisting of a transparent conductive film are respectively formed across a display part I and the driving circuit part II on the transparent substrate 1 consisting of a light transparent glass. An electroless Ni plating layer is formed on the wiring patterns 2b to 2d consisting of the transparent conductive film forming the driving circuit part II of the transparent substrate 1, by which the conductor wirings 4a, 4b, 4c are formed. An IC chip 5 and chip parts 6, etc., are electrically connected and packaged by solder between these conductor wirings. The conductor wirings 4a, 4b, 4c are perfected by forming the transparent conductive film 2 which consists of the metal oxide, such as ITO or SnO_2 , doped with a slight amt. of noble metals, such as Pd and Au, by sputtering on the transparent substrate 1, then forming the wiring patterns 2b to 2d by etching, etc., and forming the electroless Ni plating layer 3 of Ni after degreasing and washing.

COPYRIGHT: (C)1991,JPO&Japio

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A) 平3-221922

⑬ Int.Cl.⁵

G 02 F 1/1345
1/1333

識別記号

5 0 0

庁内整理番号

9018-2H
9018-2H

⑭ 公開 平成3年(1991)9月30日

審査請求 未請求 請求項の数 1 (全4頁)

⑮ 発明の名称 表示装置の製造方法

⑯ 特 願 平2-16087

⑰ 出 願 平2(1990)1月29日

⑱ 発 明 者 波 多 野 祐 一 埼玉県行田市富士見町1丁目4番地1 ジェコー株式会社
内
⑱ 発 明 者 伊 藤 栄 二 埼玉県行田市富士見町1丁目4番地1 ジェコー株式会社
内
⑱ 発 明 者 笠 井 隼 次 埼玉県行田市富士見町1丁目4番地1 ジェコー株式会社
内
⑲ 出 願 人 ジェコー株式会社 埼玉県行田市富士見町1丁目4番地1
⑲ 代 理 人 弁理士 山川 政樹 外3名

明 細 書

1. 発明の名称

表示装置の製造方法

2. 特許請求の範囲

表示部と駆動回路部とを同一透明基板上に設けた表示装置において、前記透明基板上に酸化物金属に貴金属をドーブさせて成膜し、パターニングして配線パターンを形成した後、前記駆動回路部のみの配線パターン上に無電解めつきを施して導体配線を形成することを特徴とした表示装置の製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は表示装置の製造方法に係わり、特に表示部分と駆動回路部分とを同一透明基板上に有するフラットディスプレイの製造方法に関するものである。

〔従来の技術〕

同一透明基板上に表示部と駆動回路部とを有するフラットディスプレイにおいて、透明基板上に

透明導電膜をパターニングして形成した駆動回路部上に導体形成を薄膜で行なう場合に無電解めつきを行なうことが多い。

以下、一般的に行なわれる無電解めつき方法について説明する。透明基板上にITO(Indium Tin Oxide)などの透明導電膜をパターニングして形成された駆動回路部に直接無電解Niめつきを施すことは不可能であるので、第4図に示すような工程で行なわれる。すなわち、透明基板上にパターニングされた透明導電膜上に脱脂(ステップ401)およびコンディショニング(ステップ402)した後、SnCl₂を付着させるセンダイジング(ステップ403)を行ない、さらにこれと反応させて透明導電膜上にPdを析出させるアクチベータリング(ステップ404)を行なう。次にこのPdを核として無電解Niめつき(ステップ405)を行ない、引き続き乾燥(ステップ406)を行なうことにより、パターニングされた透明導電膜上にNi薄膜が形成される。

〔発明が解決しようとする課題〕

しかしながら、前述したような無電解Niめつき法によると、パターンニングされた透明導電膜上にPdの核を形成するまでの工程が長く、また、選択的に透明導電膜上にPdの核を形成しようとすると、処理液の浴管理、水洗などの不安定要素が多く、さらに透明基板上でもNiめつきが異常析出し、駆動回路部でのパターン短絡を発生させるなどの問題があつた。

〔課題を解決するための手段〕

このような課題を解決するために本発明は、透明基板上に、酸化物金属に貴金属をドーブさせて成膜し、パターンニングして配線パターンを形成した後、駆動回路部のみを配線パターン上に無電解めつきを施して導体配線を形成するものである。

〔作用〕

本発明においては、酸化物金属に貴金属をドーブすることにより、触媒核となり、無電解めつきにより配線パターン上のみ選択的にかつ確実に導体配線が形成される。

〔実施例〕

- 3 -

チップ部品6などが半田により電気的に接続されて実装されている。一方、表示部I側の透明導電膜からなる共通電極2a上には液晶配向膜7が形成され、さらに透光性ガラス板からなる前面基板8の対向面に表示電極9および液晶配向膜8が形成された電極基板10がシール材11により接合されて対向配置され、この対向間には例えばTN液晶12が封入されている。

このような構成において、透明基板1の駆動回路部II上への導体配線4a, 4b, 4cの形成は、まず、透明基板1上にスパッタリングもしくは電子ビーム蒸着法を用いてITO, SnO₂, In₂O₃, ZnOなどの酸化物金属にPd, Au, Ag, Ptなどの貴金属を微量ドーブして透明導電膜2を成膜した後例えばエッチングを行なつて共通電極2aおよび配線パターン2b~2dを形成する。この場合、配線パターン2b~2dは線幅が20~30μm程度の微細パターンで形成される。次にこれらの共通電極2aおよび配線パターン2b~2dが形成された透明基板1を第2図にフローチャートで示

- 5 -

第1図は本発明による表示装置の製造方法の一実施例を説明するための表示装置の構成を示す断面図である。同図において、透光性ガラス板からなる透明基板1上には、表示部Iおよび駆動回路部IIにわたつて透明導電膜からなる共通電極2aおよび配線パターン2b~2dがそれぞれ形成されている。なお、透明導電膜を形成したガラス基板の光透過率は80%以上が必要である。この場合、これらの共通電極2aおよび配線パターン2b~2dは透明基板1上に例えばITO, SnO₂, In₂O₃, ZnOなどの酸化物に例えばPd, Au, Ag, Ptなどの貴金属を微量ドーブしてスパッタリングもしくは電子ビーム蒸着などにより成膜し、フォトリソグラフィ技術により表示部Iおよび駆動回路部IIを所定のパターン形状にパターンニングして形成されている。また、この透明基板1の駆動回路部IIを形成する透明導電膜からなる配線パターン2b~2d上には無電解ニッケルめつき層3が形成されて導体配線4a, 4b, 4cが形成され、これらの導体配線4a, 4b, 4c間にはICチップ5および

- 4 -

すように例えばITOクリーナ（奥野製薬製）を用いて約50℃、3分の脱脂（ステップ201）を行ない、水洗した後、例えば硫酸1%溶液に常温で約1.5分間浸漬してコンデিশニング（ステップ202）を行なう。引き続き水洗した後、透明基板1上の表示部I側をマスキングして駆動回路部II側の配線パターン2b~2d上に例えばNi-B系ITO-70, 83℃（奥野製薬製）もしくはNi-B系SS-55-1, 63℃（日本カニゼン製）を用いて無電解ニッケルメッキ（ステップ203）を行なつて膜厚約2μm程度の無電解ニッケルめつき層3を形成し、引き続き水洗して乾燥（ステップ204）を行なつて導体配線4a, 4b, 4cを形成して完成する。

このような導体配線4a~4cの形成方法によると、透明基板1上に、酸化物金属に貴金属を微量ドーブして透明導電膜からなる配線パターン2b~2dを形成し、さらに、これらの配線パターン2b~2d上に無電解ニッケルめつき層3を形成することによつて配線パターン2b~2d内にドーブさ

- 6 -

れた貴金属が触媒核の役目を果たし、無電解ニッケルめつきによつて配線パターン2b~2d上のみで選択的にしかも確実に無電解ニッケルめつき層3が形成されるので、互いに隣接する各導体配線4a, 4b, 4c間同志で短絡することがない微細なラインピッチでしかも簡単な工程で得られる。

また、このような導体配線4a~4cの形成方法によると、第3図に示すように透明基板1の中央部に表示部Iを設け、周辺部に複数のICチップ5およびチップ部品6を実装できるとともに絶縁性樹脂13により少なくとも一部を封止することにより、表示部Iと駆動回路部IIとが同一基板上に一体形成されたフラットディスプレイが実現可能となる。

なお、前述した実施例においては、表示装置として液晶表示装置の場合について説明したが、本発明はこれに限定されるものではなく、PDD(プラズマディスプレイ)、ECD(エレクトロクロミックディスプレイ)もしくはEL(エレクトロルミネッセンス)などのフラットディスプレイに適

用することができる。

〔発明の効果〕

以上説明したように本発明によれば、透明基板上に形成する駆動回路部の導体配線を、酸化物金属に貴金属をドーピングさせて成膜し、パターニングした後、無電解めつきを施して形成したことにより、導体配線の形成が選択的に確実にかつ微細なラインピッチでしかも簡単な工程で得られるという極めて優れた効果が得られる。

4. 図面の簡単な説明

第1図は本発明による表示装置の製造方法の一実施例を説明するための表示装置の要部断面図、第2図はその製造工程のフローチャートを示す図、第3図はフラットディスプレイの構成を示す斜視図、第4図は従来の製造方法のフローチャートを示す図である。


1・・・透明基板、2a・・・共通電極、2b, 2c, 2d・・・配線パターン、3・・・無電解ニッケルめつき層、4a, 4b, 4c・・・導体配線、5・・・ICチップ、6・・・チ

ップ部品、7・・・液晶配向膜、8・・・前面基板、9・・・表示電極、10・・・電極基板、11・・・シール材、12・・・TN液晶、13・・・絶縁性樹脂。


特許出願人 ジエコー株式会社

代理人 山 川 政 樹


第 1 図



第 2 図



第 4 図



第 3 図

